创意5奈米HBM3 IP已通过8.4 Gbps矽验证
2023-09-15 18:18:08 芯片 881观看
摘要中国台湾创意电子采用台积电5奈米技术的HBM3 IP已通过矽验证,并已推出采用3奈米技术的HBM3 IP。ASIC厂商创意电子(GUC)日前宣布,该公司采用台积电5奈米制程技术的HBM3 IP解决方案已通过8.4 Gbps矽验证。此方案采用台积

中国台湾创意电子采用台积电5奈米技术的HBM3 IP已通过矽验证,并已推出采用3奈米技术的HBM3 IP。
ASIC厂商创意电子(GUC)日前宣布,该公司采用台积电5奈米制程技术的HBM3 IP解决方案已通过8.4 Gbps矽验证。此方案采用台积电领先业界的CoWoS技术,以结合功能完善的HBM3控制器、实体层IP,以及厂商HBM3记忆体。该平台已于 2023年台积电北美技术论坛的合作伙伴展示区内公开展示。
自2020年起,许多客户皆采用创意电子旗下的HBM控制器和实体层IP来进行 HPC ASIC生产。而HBM记忆体厂商正持续将传输率和记忆体大小从HBM3提升至HBM3E/P,并在HBM4进一步加宽讯号汇流排宽度。然而,在基本DRAM时序参数未改变的情况下,HBM控制器亦需不断强化以提高汇流排利用率。创意电子的HBM3控制器可在随机存取时,实现超过90%的汇流排利用率并保有低延迟性。
创意电子采用台积电5奈米技术的HBM3 IP已通过矽验证,并已推出采用3奈米技术的HBM3 IP。此IP支援台积电的CoWoS-S和CoWoS-R,并可达到目前尚在规划中的下一代HBM3E/P 记忆体的速度。


icspec【芯片求购】https://www.icspec.com/inquiry/index/1/0

本文链接:http://www.28at.com/showinfo-27-10108-0.html创意5奈米HBM3 IP已通过8.4 Gbps矽验证

声明:本网页内容旨在传播知识,不代表本站观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。

显示全文

上一篇:传三星下半年将再度减产DDR4 有望带动价格上升

下一篇:三星扩大DRAM减产,并以DDR4为主

最新热点