JEDEC（固态技术协会）近日正式发布了JESD270-4 HBM4高速存储器标准。这一新标准专为人工智能（AI）、高性能计算（HPC）以及高级数据中心环境量身打造，旨在应对数据密集型应用快速发展的需求。新标准通过架构改进和接口升级，显著提升了内存带宽、容量和效率，为行业提供了更具竞争力的解决方案。
HBM4延续了HBM系列标志性的垂直堆叠DRAM芯片设计，同时在多个方面进行了优化。与前代HBM3相比，HBM4将每个堆栈的独立通道数量从16个增加到32个，性能得到显著提升。此外，HBM4通过2048bit接口实现了高达8Gb/s的传输速度，并引入了两个伪通道设计，使总带宽达到2TB/s。这一改进为设计人员提供了更高的灵活性，支持访问4层、8层、12层和16层DRAM芯片堆栈，芯片密度可达24Gbit或32Gbit，最大存储容量提升至64GB。
在能效方面，HBM4支持多种供应商特定的电压电平，包括0.7V、0.75V、0.8V或0.9V的VDDQ（数据输出缓冲器电压）选项，以及1.0V或1.05V的VDDC（核心电压）选项。这些调整优化了功耗表现，同时提升了不同系统需求下的能效水平。此外，HBM4保持与现有HBM3控制器的兼容性，使单个控制器能够同时支持两种内存标准，从而简化了系统设计和升级流程。
HBM4还引入了定向刷新管理（DRFM）技术，增强了行锤缓解能力，并进一步强化了可靠性、可用性和可维护性（RAS）功能。与此同时，HBM4对架构进行了显著调整，将命令总线和数据总线分离，以增强并发性并降低延迟。这一改进特别适用于AI和HPC工作负载中常见的多通道操作。此外，HBM4采用了全新的物理接口和信号完整性优化设计，支持更快的数据速率和更高的通道效率。
据透露，HBM4标准的制定得到了三星、美光和SK海力士等主要行业参与者的大力支持。这些公司预计将在未来几年内推出兼容HBM4的产品。三星已宣布计划于2025年开始量产，以满足AI芯片制造商和超大规模计算厂商不断增长的需求。