当地时间4月23日，台积电在美国举办的“2025年北美技术研讨会”上宣布，其性能增强版N3P制程将于2024年第四季度启动量产，而更为先进的N3X芯片预计在今年下半年进入量产阶段。
据台积电介绍，N3P是在现有N3E基础上的光学缩减版本，设计规则与IP兼容性保持一致。在相同漏电率下，N3P可提升5%的性能，或在相同频率下降低5%至10%的功耗。此外，对于典型混合逻辑、SRAM与模拟电路设计，N3P还能带来约4%的晶体管密度提升。由于其密度提升源于光学制程改良，因此可实现对所有芯片结构的更优扩展，尤其适合以SRAM为主的高性能设计。同时，N3P继续支持3nm级别的客户端和数据中心IP。
台积电透露，N3P制程目前已进入量产阶段，公司正在为关键客户进行产品开发与布局。而下一代N3X制程在相同功耗下可将最高性能提升5%，或在相同频率下降低7%的功耗。N3X的关键优势在于支持高达1.2V的电压，这对需要极限频率的应用（如客户端CPU）尤为重要。然而，高电压也伴随着代价，漏电功耗可能增加高达250%，因此开发者在设计N3X芯片时需谨慎权衡。
台积电业务发展与全球销售资深副总裁兼副营运长张晓强表示，N3P已于2024年底开始量产，公司将继续优化3nm制程。台积电的策略是通过持续增强新节点，帮助客户充分利用制程缩减的效益。他强调，客户在迁移到新节点时需投入大量资金开发IP，因此台积电致力于让客户在每个新制程投资中获得回报，并在产品层面提供支持。