据报道，台积电在2025年北美技术研讨会上宣布，其N2（2nm级）芯片制程技术预计在今年下半年进入大规模量产阶段。这是台积电首次采用环栅（GAA）纳米片晶体管技术的制程节点，将显著提升芯片性能与能效表现。
N2制程技术将为众多2025年上市的产品提供支持，包括AMD面向数据中心的下一代EPYC“Venice”CPU，以及苹果用于智能手机、平板电脑和PC的全新SoC。得益于环绕栅极晶体管（GAAFET）技术的引入，N2不仅提升了性能和晶体管密度，还实现了显著的功耗降低。
据台积电透露，N2相较于N3E制程实现了“全节点改进”，性能提升10%至15%，功耗降低25%至30%，晶体管密度增加15%。目前，256Mb SRAM模块的平均良率已超过90%，表明该制程技术正逐步迈向成熟。
GAA纳米片晶体管通过栅极360度环绕沟道的设计，增强了对沟道的静电控制，从而在缩小晶体管尺寸的同时优化性能和功耗。这一技术优势为未来更高密度、更高效率的芯片设计奠定了基础。
此外，台积电计划在明年推出N2的后续工艺技术A16和N2P，进一步满足市场对高性能芯片的需求。